کاربر گرامی  خوش آمدید ... ( ورود  \ ثبت‌ نام  )

تحقیق مقاله تستر حافظه FLASH و EEPROM و SRAM با استفاده از میکرو کنترلر AVR

مشخص نشده
1384
66
word
552 KB
6223
قیمت قدیم:۹,۶۰۰ تومان
قیمت: ۶,۶۰۰ تومان
دانلود فایل
  • خلاصه
  • فهرست و منابع
  • خلاصه تحقیق مقاله تستر حافظه FLASH و EEPROM و SRAM با استفاده از میکرو کنترلر AVR

    حافظه های ATMagUlb, AVR

    این بخش تفاوت میان حافظه های دو، ATmegulb را توصیف

     می کند در ساختار AVR  دو فضای حافظه ای، فضای حافظه ای برنامه تولیست و فضای حافظه ای اولیه وجود دارد در مجموع ATMega16  یکEEPROM برای نگهداری اطلاعات حافظه ای دارد همه فضاهای این حافظه به صورت خطی ومنظم می باشد.

     

    سیستم REprogrammabl  حافظه فلش در برنامه نویسی حافظه

    ATMega16  شامل 16 کیلو بایت تک تراشه ای در سیستم وقابلیت برنامه ریزی مجدد حافظه فلش برای نگه داری برنامه است در زمانی که طول بایت حافظه های avr16 یا32 بیت بوده حافظه فلش دار برای avr    16*k5 شناخته شده است برای جلوگیری از اسیب نرم افزار حافظه فلش به دو بخش تقسیم می کنیم بخش راه اندازی وبخش برنامه نویس.

    حافظه فلش قابلیت10000 یا نوشتن وپاک کردن می باشد پروگرم کانتر ATM mega16  دارای طول 13 بیت می باشد که قابلیت آدرس دهی 8 کیلو بایت را دارد کار قسمت راه اندازی برنامه قفل وراه اندازی برایحالت نرم افزار در اجر ا وحمایت از بار گذاری در هنگام راه اندازی (نوشتاری- خواندنی) است که در فصل بعد بعد به آن اشاره شده است.که شامل توصیف اجزای سری اطلاعات فلش که در پینهایspi ودر ارتباط با JTAK می باشد.

    مقادیر ثابت می توانند در آدرس های حافظه برنامه قرار گیرند MP که در شکل زیر نشان داده شده است.

    نمودار زمانی برای ساختار وخروجی ها در نمودار خروجی وزمانی موجود شده است.

    (جدول در فایل اصلی موجود است)

    حافظه داده SRAM :

    شکل زیر نشان می دهد که SRAM  و ATMEGA  چگونه برنامه نویس می شود خانه ها حافظه پایین  نمایش می دهد که فایلها در حافظه SRAM داخلی وحافظهI/o ثبت شده است. اولین برنامه در آدرس 96 آدرس دهی می کند.

    (شکل در متن اصلی موجود است)

    پنج روش آدرس دهی برای پوشش دیتای حافظه وجود دارد:

    < >جهت، 2. خلاف جهت وتغییر موقعیت ،3. خلاف جهت، 4. خلاف جهت با   PRO-decrement ، 5. خلاف جهت با POST- Increment.

    در فایلهای رجیستری، رجیسترهای­ R3 ,  R26  به صورت غیر مستقیم آدرس دهی می شود وبه صورت مستقیم در دنیای مخصوص ذخیره می شود.

    در حال خلاف جهت: تغییر مکان باعث می شود که63 خط آدرس با استفاده از رجیسترهای Z,Y آدرش دهی می شود.

    زمانیکه از رجیسترهای در آدرس دهی مستقیم در حالت کاهش آدرس دهی یا افزایش آدرس دهی می باشدازآدرس دهی رجیستر Z

    32رجیستر از 64 رجیستر به عنوان I/0 عمل می کنند ویک کیلو بایت دنیای داخلی SRAM درATMEGA16 برای آدرس دهی در همه حالتها قابل استفاده است. رجیستر فایلها در فایلهای همه سطوره در پایین توصیف می شود.     

    (جدول در متن اصلی موجود است)

    زمان پذیرش دیتای حافظه:

    این زمان پذیرش حافظه داخلی را توصیف می کند SRAM با دیتنای داخلی با دو clookcpu  که دراین قسمت همانطوری که در شکل زیر نشان داده شده دیتای آن اطلاعات را می پذیرد.

    دیتای حافظه ایEEPROM:

     ATMEGA16,516  بایت حافظه EEPROM دارد وبه صورت جداگانه سازماندهی می شود وهر بایت آنرا می توانیم بنویسیم وپاک کنیم از EEPROM می توان 100000 با ربرنامه نوشته وپاک کردعملکرد EEPROM در پایین توضیح داده شده است.

    عملکرد نوشتن وخواندن در EEPROM:

     همکارEEPROM وجیسترهایI/O قابل دسترس است درزمان الصبل کردن EEPROM در نمودار یک آمده است یک تابع به کاربرد اجازه می دهدکه بهصورت خودکار زمانیکه بایت بعدی بنویسید اجازه می دهد اگر کد کادر شامل نوشتن EEPROM باشد بعضی اقدامات لازم است در فیلتر کردن سنگینpower supply وvcc­  بالا وبرای پایین برد power باز می گذاشته می شود. برای جلویری از نوشتن در حافظه wreter, EEPROM  مخصوص بایستی فعال شودوبرای نوشتن در جزئیات در رجیسترهای EEPROM که کنترل کننده EEPROM مراجعه کندزمانی کهEEPROM قبل از فعال شدن خروجی cpu بایستی به مدت چهار کلاک غیر فعال باشد.

    وقتی در EEPROM اطلاعات نوشته می شود قبل از فعال شدن خروجی cpu به مدت دو کلاک صبر می کند.

  • فهرست و منابع تحقیق مقاله تستر حافظه FLASH و EEPROM و SRAM با استفاده از میکرو کنترلر AVR

    فهرست:

    ندارد.
     

    منبع:

    ندارد.

دریافت لینک دانلود به صورت خودکار بلافاصله پس از پرداخت

امکان پرداخت آنلاین از طریق کلیه کارت های عضو شتاب

ثبت سفارش
تعداد
عنوان محصول